Способы уменьшения электропитания ПЛИС программными методами

Авторы

  • А. Н. Копысов ИжГТУ имени М. Т. Калашникова
  • А. Ю. Шаимов ИжГТУ имени М. Т. Калашникова
  • А. Ю. Белоусов ИжГТУ имени М. Т. Калашникова

DOI:

https://doi.org/10.22213/2410-9304-2021-4-88-97

Ключевые слова:

снижение электропотребления, портативные устройства, ПЛИС

Аннотация

Статья посвящена решению вопроса снижения электропотребления программируемых логических интегральных схем (далее ПЛИС) программными способами. Решение данного вопроса особенно актуально для различного рода радиотехнических систем 5-го и 6-го поколений, в состав которых входят автономные и портативные станции. В начале статьи приведены теоретические основы потребления ПЛИС: типы потребления (статическое и динамическое) и влияющие параметры (переключение логики, физические основы интегральной схемы и других внутренних ресурсов). Пояснена работа и приведены методические указания для специализированной встроенной утилиты PowerAnalyzer программной среды разработки Quartus II, разъяснены основные показатели, с которыми работает утилита: toggle rate (частота переключения) и static probability (вероятность нахождения сигнала в устойчивом состоянии «0» или «1»). Далее изложен метод Pipelinning для устранения эффекта гонок (эффект, при котором сигналы, проходящие через элемент/кристалл, доходят до точки назначения с разными временными задержками). Суть метода заключается в том, что на выходе элемента, создающего задержку, устанавливается регистр. Регистр сохраняет значение на входе по тактовой частоте CLK, поэтому случайные переключения предыдущего элемента схемы будут игнорироваться. Тем самым устраняется эффект гонок и снижается динамическое потребление схемы. В конце статьи проведены результаты снижения энергопотребления при использовании приведенных методов. Наибольший выигрыш наблюдается при минимизации потребления, тогда, когда задействовано большое количество логических элементов на кристалле ПЛИС, а также когда происходит работа на высокой частоте. Обусловлено это тем, что при использовании методов отключения тактовой частоты мы избавляемся от большого количества переключений между состояниями логических элементов (чем больше частота, тем больше таких переключений состояний в единицу времени). При количестве занятых элементов больше 50 % мы получаем снижение потребляемой мощности более чем на 5 %, а если количество занимаемых элементов 75 %, то мы получаем выигрыш около 14 %.

Биографии авторов

А. Н. Копысов, ИжГТУ имени М. Т. Калашникова

кандидат технических наук, доцент

А. Ю. Шаимов, ИжГТУ имени М. Т. Калашникова

аспирант, старший преподаватель, инженер 1-й категории кафедры «Радиотехника»

А. Ю. Белоусов, ИжГТУ имени М. Т. Калашникова

аспирант

Библиографические ссылки

Зинченко М. Ю., Левадний А. М., Гребенко Ю. А. Реализация LDPC декодера на ПЛИС и оптимизация потребляемой мощности // T-COMM: телекоммуникации и транспорт. 2020. Т. 14, № 3. С. 4-10. eISSN: 2072-8743.

Vipin K. FPGA dynamic and partial reconfiguration: A survey of architectures, methods, and applications / K. Vipin, S. A. Fahmy // ACM Computing Surveys. 2018. Vol. 51. No. 4. P. 3193827. DOI 10.1145/ 3193827.

Wei G. J., Hou Y. Z., Cui Q. M., Deng G., Tao X. F. YOLO acceleration using FPGA architecture // International conference on communications in China. 2018. Pp. 734-735. ISSN: 2377-8644.

Городков П. С. Особенности разработки HDL-проектов для реализации в базисе ПЛИС серии 5578ТС // Электроника: наука, технология, бизнес. 2017. № 5. С. 50-59. eISSN: 1992-4186.

Quartus II // Altera [Cайт]. URL: http://altera.ru/ soft_quartus.html (дата обращения 20.06.2021).

Lara-Nino C. A., Morales-Sandoval M., Diaz-Perez A. Small lightweight hash functions in FPGA // 9th IEEE American symposium on circuits and systems. 2018. pp. 55-58. ISSN: 2330-9954.

Firmansyah I., Wijayanto Y. N., Yamaguchi Y. 2D stencil computation on Cyclone V SoC FPGA using OpenCL // Internatioanal conference on radar, antenna, microwave, electronics and telecommunications. 2018. pp. 121-124. IEEE 345 E47TH ST, NewYork, NY 10017 USA.

Al-Shorman M. Y., Al-Kofahi M. M., Al-Kofahi O. M. A practical microwatt-meter for electrical energy measurement in programmable devices // Measure Contr. 2018. Vol. 51. № 9-10. Pp. 383-395. DOI: 10.1177/0020294018794350.

Kulkarni V. A., Udupi G. R. A simplified method for instruction level energy estimation for embedded system // European Journal of engineering and technology research. 2017. Vol. 2, № 5. Pp. 56-59. DOI: 10.24018/ejers.2017.2.5.359.

СБИС ПЛ подсемейства Cyclone 5 // ALTERA intel FPGA [Сайт]. URL: http://altera.ru/sbis-pl-cyclone-IV-E.html (дата обращения: 10.05.2019).

Тюрин С. Ф., Вихорев Р. В. Усовершенствованный метод реализации в FPGA систем логических функций, заданных в СДНФ // Инженерный вестник Дона. 2017. № 1. 39 с. eISSN: 2073-8633.

Матвеев Д. А., Бальзамов А. Ю. Разработка системы управления полупроводниковым преобразователем электроэнергии на ПЛИС // Практическая силовая электроника. 2017. № 4 (68). С. 18-26.

Волобуев С. В., Евдокимов А. П., Рябцев В. Г. Применение аппаратных и программных средств для изменения режимов работы цифровых устройств, реализованных на ПЛИС // Инженерный вестник Дона. 2017. № 4(47). С. 74.

Решение задач трассировки межсоединений с ресинтезом для реконфигурируемых систем на кристалле / С. В. Гаврилов, Д. А. Железников, В. М. Хватов // Известия высших учебных заведений. Электроника. 2017. Т. 22, № 3. С. 266-275. DOI 10.24151/ 1561-5405-2017-22-3-266-275.

Real-time dispersion interferometry for density feedback in fusion devices / K. J. Brunner, M. Hirsch, J. Knauer [et al.] // Journal of Instrumentation. 2018. Vol. 13. No. 9. P. P09002. DOI 10.1088/1748-0221/13/09/ P09002.

Загрузки

Опубликован

21.12.2021

Как цитировать

Копысов, А. Н., Шаимов, А. Ю., & Белоусов, А. Ю. (2021). Способы уменьшения электропитания ПЛИС программными методами. Интеллектуальные системы в производстве, 19(4), 88–97. https://doi.org/10.22213/2410-9304-2021-4-88-97

Выпуск

Раздел

Статьи